基于AXIS的Clos結構高速交換網絡的設計與實現
發布時間:2024-06-15 04:42
在信息技術井噴式發展的今天,集成電路集成度和工藝技術迅速提高,計算機與通信技術快速迭代,新一代總線協議標準也都相繼推陳出新,以上諸多技術領域的發展演進,都使得目前的信號處理平臺和信息通信設備在功能、性能以及數據吞吐量等方面都得以大幅提升。而作為各類信息信號處理平臺設備中聯結各節點的“骨干動脈”,數據交換網絡面臨著不斷踴躍的新的挑戰,包括吞吐率、時延、功耗、復雜度等等。基于以上背景需求,本文研究并設計了一種基于AXI4總線協議面向以太網協議數據包的三級Clos結構高速交換網絡,旨在實現高容量、低功耗、可容錯以及低復雜度的目標。本文主要開展并完成了以下幾個方面的工作:首先,分別研究了單級交換和多級交換的多種經典交換結構,結合各自結構特點分析對比了性能及實現上的優缺點。另外還研究了目前較為成熟且被廣泛應用的幾種調度算法,為本文后續的調度算法設計奠定思路基礎。其次,基于MSM(Memory-Space-Memory)型三級Clos結構,設計了數據交換總體架構以及變長包仲裁調度器,主要針對MAC地址提取、端口映射管理、仲裁調度器等功能模塊進行了優化設計與實現。其中,在調度機制上提出了異步正交調度...
【文章頁數】:101 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
縮略詞表
第一章 緒論
1.1 高速交換網絡研究背景與意義
1.2 高速交換網絡研究現狀
1.2.1 單級交換網絡研究現狀
1.2.2 多級交換網絡研究現狀
1.3 論文內容與安排
第二章 交換結構和調度算法概述
2.1 單級交換結構模型
2.1.1 共享總線型結構
2.1.2 共享緩存型結構
2.1.3 Crossbar型結構
2.1.4 Crosspoint型結構
2.1.5 Ring型結構
2.1.6 Mesh型結構
2.2 多級交換結構模型
2.2.1 Banyan型結構
2.2.2 Clos型結構
2.3 交換結構緩存的設置
2.3.1 輸入排隊緩存
2.3.2 輸出排隊緩存
2.3.3 聯合輸入輸出排隊緩存
2.3.4 交叉節點排隊緩存
2.4 經典的路由調度算法
2.4.1 單級調度算法
2.4.2 多級調度算法
2.4.3 調度算法小結
2.5 本章小結
第三章 MSM型 Clos交換架構設計
3.1 CLOS交換總體架構設計
3.1.1 交換網絡需求分析
3.1.2 Clos交換實現方案設計
3.1.3 AXI4 系列協議介紹
3.1.3.1 AXI4 協議介紹
3.1.3.2 AXI4-Stream協議介紹
3.2 輸入輸出接口設計
3.2.1 MAC地址提取模塊設計
3.2.2 端口映射管理模塊設計
3.2.2.1 RAM表實現方案
3.2.2.2 CAM表實現方案
3.2.2.3 端口映射管理小結
3.3 輸入輸出級模塊(IM/OM)設計
3.3.1 輸入級模塊(IM)設計
3.3.1.1 優先級VOQ設計
3.3.1.2 負載均衡調度器設計
3.3.1.3 IM子交換模塊架構
3.3.2 輸出級模塊(OM)設計
3.4 中間級模塊(CM)設計
3.5 CLOS仲裁調度器設計
3.5.1 仲裁調度機制簡介
3.5.2 異步調度算法設計
3.6 本章小結
第四章 Clos交換結構的低功耗及容錯性等優化設計
4.1 CLOS交換結構的低功耗設計
4.1.1 復用壓縮編碼設計
4.1.2 時鐘門控管理設計
4.2 CLOS交換結構的容錯設計
4.2.1 傳統的容錯設計
4.2.2 基于Clos結構的容錯設計
4.3 CLOS交換結構仲裁調度的流水設計
4.4 本章小結
第五章 Clos交換結構核心模塊的仿真與測試
5.1 仿真驗證概述
5.2 基于仿真工具的時序功能仿真
5.2.1 MAC地址提取模塊仿真與分析
5.2.2 端口映射管理模塊仿真與分析
5.2.3 負載均衡仲裁調度器模塊仿真與分析
5.2.4 綜合評估結果
5.3 基于UVM方法學的功能驗證仿真
5.3.1 UVM驗證方法學概述
5.3.2 UVM組件設計
5.3.3 Modelsim測試結果
5.4 本章小結
第六章 總結與展望
6.1 研究結論
6.2 研究展望
致謝
參考文獻
本文編號:3994943
【文章頁數】:101 頁
【學位級別】:碩士
【文章目錄】:
摘要
abstract
縮略詞表
第一章 緒論
1.1 高速交換網絡研究背景與意義
1.2 高速交換網絡研究現狀
1.2.1 單級交換網絡研究現狀
1.2.2 多級交換網絡研究現狀
1.3 論文內容與安排
第二章 交換結構和調度算法概述
2.1 單級交換結構模型
2.1.1 共享總線型結構
2.1.2 共享緩存型結構
2.1.3 Crossbar型結構
2.1.4 Crosspoint型結構
2.1.5 Ring型結構
2.1.6 Mesh型結構
2.2 多級交換結構模型
2.2.1 Banyan型結構
2.2.2 Clos型結構
2.3 交換結構緩存的設置
2.3.1 輸入排隊緩存
2.3.2 輸出排隊緩存
2.3.3 聯合輸入輸出排隊緩存
2.3.4 交叉節點排隊緩存
2.4 經典的路由調度算法
2.4.1 單級調度算法
2.4.2 多級調度算法
2.4.3 調度算法小結
2.5 本章小結
第三章 MSM型 Clos交換架構設計
3.1 CLOS交換總體架構設計
3.1.1 交換網絡需求分析
3.1.2 Clos交換實現方案設計
3.1.3 AXI4 系列協議介紹
3.1.3.1 AXI4 協議介紹
3.1.3.2 AXI4-Stream協議介紹
3.2 輸入輸出接口設計
3.2.1 MAC地址提取模塊設計
3.2.2 端口映射管理模塊設計
3.2.2.1 RAM表實現方案
3.2.2.2 CAM表實現方案
3.2.2.3 端口映射管理小結
3.3 輸入輸出級模塊(IM/OM)設計
3.3.1 輸入級模塊(IM)設計
3.3.1.1 優先級VOQ設計
3.3.1.2 負載均衡調度器設計
3.3.1.3 IM子交換模塊架構
3.3.2 輸出級模塊(OM)設計
3.4 中間級模塊(CM)設計
3.5 CLOS仲裁調度器設計
3.5.1 仲裁調度機制簡介
3.5.2 異步調度算法設計
3.6 本章小結
第四章 Clos交換結構的低功耗及容錯性等優化設計
4.1 CLOS交換結構的低功耗設計
4.1.1 復用壓縮編碼設計
4.1.2 時鐘門控管理設計
4.2 CLOS交換結構的容錯設計
4.2.1 傳統的容錯設計
4.2.2 基于Clos結構的容錯設計
4.3 CLOS交換結構仲裁調度的流水設計
4.4 本章小結
第五章 Clos交換結構核心模塊的仿真與測試
5.1 仿真驗證概述
5.2 基于仿真工具的時序功能仿真
5.2.1 MAC地址提取模塊仿真與分析
5.2.2 端口映射管理模塊仿真與分析
5.2.3 負載均衡仲裁調度器模塊仿真與分析
5.2.4 綜合評估結果
5.3 基于UVM方法學的功能驗證仿真
5.3.1 UVM驗證方法學概述
5.3.2 UVM組件設計
5.3.3 Modelsim測試結果
5.4 本章小結
第六章 總結與展望
6.1 研究結論
6.2 研究展望
致謝
參考文獻
本文編號:3994943
本文鏈接:http://www.malleg.cn/guanlilunwen/ydhl/3994943.html

