<正>為改善運動健身時枯燥無味的感受,本文創新設計一款人工智能與健身運動相結合的產品Sportpartner,在此背景下詳細闡述了工作頻率在2GHz以上的高速電路設計流程,并針對多核CPU陣列電路完成了信號完整性設計,本文基于信號完整性理論、傳輸線理論、電磁干擾理論通過Cadence對布局與布線后的10層高速PCB板存在的SI、PI、EMI問題進行協同仿真,并驗證了CPU到DDR3的信號完整性。最終對投板后的PCB進行信號完整性測試,通過眼圖質量驗證了仿真結果,結果表明該設計已經實現預期功能。

【文章頁數】：2 頁

【部分圖文】：

圖2核心板十層PCB設計

高速信號互連由于傳輸線效應在PCB板上面臨著各式各樣的信號完整性問題,而在信號線上具體表現為信號的反射(過沖和下沖)、信號的串擾(奇模和偶模)、同步開關噪聲(SSN)和電磁干擾(EMI),經過合理分析,核心板與底板均采用的10層板疊其中TOP層、SIN01層(第3層)、SIN02....

圖1硬件整體方案設計

結束語:高速電路設計以及它帶來的信號完整性問題是今后人工智能硬件設備發展的核心部分,本文在進行充分市場調研的情況下,大膽創新了一款人工智能健身娛樂輔助設備Sportpartner來彌補健身運動市場上的空缺,基于項目引出高速電路設計的方法和如何解決遇到的信號完整問題。在此基礎上介紹....

圖3底板十層PCB設計

圖1硬件整體方案設計圖4第一片DDR3后仿真眼圖

圖4第一片DDR3后仿真眼圖

圖3底板十層PCB設計圖5第二片DDR3后仿真眼圖

本文編號：3993826