隨著電子系統向著更高速、集成度更高、功耗更大、低電壓和大電流的趨勢發展,高速數字系統設計的信號完整性和電源完整性將面臨嚴峻考驗。在電源分配網絡上引起的噪聲耦合問題會嚴重影響到微處理器電路的可靠性和穩定性。適當地引入和選擇去耦電容來應對電源供電網絡設計和優化當中的挑戰,已經變成解決微處理器電源完整性問題的主要手段。在傳統電源供電網絡的設計方法當中,去耦電容選型則主要依賴于設計者的個人經驗,再輔以流片或制版后的實際測量、調整,以期最終達到設計指標。但這種方法由于周期長、費用大、重復設計的可能性高,已經越來越不能適用于競爭日趨激烈的電子工業中了�；诜抡婺Ｐ偷娜ヱ铍娙莘治龇椒�,能在設計開始之前,就可以依據設計指標給出相應的設計指導,并跟蹤整個的設計周期,確保交付生產的質量,極大地提高了設計的一次成功率,所以在現代的工業界應用的越來越廣泛。本論文重點研究微處理器的電源分配網絡和基于仿真建模的去耦電容分析方法。探討了去耦電容對輸出信號完整性的影響。主要研究工作成果如下:1)設計實驗量化分析了電源噪聲p-p值與輸出信號抖動之間的關系。2)分別提取CPU和GPU電源分配網絡的S參數,在頻域和時域上進... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數】：76 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景和意義
    1.2 國內外研究現狀
        1.2.1 國外研究現狀
        1.2.2 國內研究現狀
    1.3 本文主要工作及安排
第二章 電源分配網絡上的電源噪聲
    2.1 電源分配網絡的概念
        2.1.1 電源噪聲的產生原理
        2.1.2 信號的不確定延時
        2.1.3 時鐘的不規則抖動
        2.1.4 噪聲容限的惡化
    2.2 電源噪聲對輸出信號的影響
        2.2.1 實驗模型的搭建
        2.2.2 加入不同輸入信號對電源波紋的影響
        2.2.3 針對電源噪聲對輸出信號抖動影響的分析
    2.3 本章總結
第三章 CPU/GPU電源分配網絡的模型分析
    3.1 CPU/GPU的PDN網絡模型
    3.2 CPU/GPU電源分配網絡模型的搭建
        3.2.1 網絡參數
        3.2.2 CPU/GPU電源分配網絡的S參數提取
        3.2.3 對模型電路的仿真
        3.2.4 CPU/GPU電源分配網絡Lumped模型的建立
    3.3 本章總結
第四章 去耦電容對電源分配網絡的優化
    4.1 去耦電容對電源分配網絡阻抗的影響
    4.2 去耦電容的優化作用
    4.3 實際去耦電容的等效模型
    4.4 溫度對去耦電容的影響
    4.5 本章總結
第五章 去耦電容的添加方法
    5.1 去耦電容選型工具的建立
    5.2 添加去耦電容的原則
    5.3 去耦電容容值和數量的確定
    5.4 去耦電容的布局
        5.4.1 運算工具的選擇
        5.4.2 仿真方法及去耦電容的放置思路
        5.4.3 使用場求解工具對去耦電容的研究
    5.5 本章小結
第六章 總結與展望
參考文獻
致謝
作者簡介


【參考文獻】：
期刊論文
[1]高速電路中地彈噪聲抑制的研究[J]. 徐曉非,馮一軍.  微波學報. 2014(03)
[2]后摩爾時代集成電路的新器件技術[J]. 黃如,黎明,安霞,王潤聲,蔡一茂.  中國科學:信息科學. 2012(12)
[3]基于眼圖分析的數字通信干擾效果方法研究[J]. 張會,劉伯棟.  艦船電子工程. 2011(02)
[4]高速PCB的電源完整性分析[J]. 申偉,唐萬明,王楊.  現代電子技術. 2009(24)
[5]史密斯圓圖輔助計算非諧振天線的阻抗匹配[J]. 王浩淼.  現代通信. 2009(02)
[6]3GPP LTE系統的切換機制研究[J]. 楊琳琳.  通信技術. 2008(08)
[7]低功耗、高電源抑制比基準電壓源的設計[J]. 應建華,陳嘉,王潔.  半導體學報. 2007(06)
[8]電路系統中緩沖器設計[J]. 閆炳偉,劉常澍.  電子測量技術. 2005(01)
[9]去耦電容在PCB板設計中的應用[J]. 徐亮,阮江軍,甘艷,莫付江,文武.  電測與儀表. 2002(04)



本文編號：2900760