本文主要研究了基于時(shí)分長(zhǎng)期演進(jìn)（Time Division Long Term Evolution,TD-LTE）技術(shù)的寬帶認(rèn)知集群通信系統(tǒng)上行信道物理層傳輸技術(shù)在多核數(shù)字信號(hào)處理器（Digital Signal Processor,DSP）上的實(shí)現(xiàn)及頻域能量檢測(cè)算法在上行信道干擾檢測(cè)中的運(yùn)用。論文首先介紹了寬帶集群通信的發(fā)展現(xiàn)狀及干擾認(rèn)知技術(shù)在集群通信中的關(guān)鍵作用;分析了基于TD-LTE標(biāo)準(zhǔn)的寬帶認(rèn)知通信系統(tǒng)協(xié)議架構(gòu)及協(xié)議棧中的干擾認(rèn)知模塊;介紹了物理層資源定義,并詳細(xì)研究了寬帶認(rèn)知通信系統(tǒng)上行信道物理層鏈路的關(guān)鍵處理模塊;根據(jù)協(xié)議標(biāo)準(zhǔn),利用MATLAB仿真平臺(tái),搭建了寬帶認(rèn)知通信系統(tǒng)上行信道的浮點(diǎn)數(shù)據(jù)傳輸鏈路,分別在高斯和車載信道下仿真了上行信道傳輸性能。仿真結(jié)果表明,采用16進(jìn)制正交調(diào)制方式,在車載信道下當(dāng)信噪比達(dá)到11.4dB時(shí),誤比特率可達(dá)到10^-4量級(jí),可滿足項(xiàng)目需求。論文基于TMS320C6670型多核DSP,搭建了上行信道的定點(diǎn)數(shù)據(jù)傳輸鏈路。論文首先結(jié)合DSP的多核并行運(yùn)算及其他硬件資源特點(diǎn),拆分組合了上行收發(fā)端各功能模塊,利用核間同步機(jī)制,完成了... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：195 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
縮略詞表
第一章 緒論
    1.1 論文的研究背景及意義
        1.1.1 TD-LTE寬帶集群通信系統(tǒng)
        1.1.2 干擾認(rèn)知技術(shù)在集群通信中的應(yīng)用
    1.2 論文的主要研究?jī)?nèi)容
    1.3 論文結(jié)構(gòu)及內(nèi)容安排
第二章 寬帶認(rèn)知通信系統(tǒng)上行鏈路設(shè)計(jì)及仿真
    2.1 寬帶認(rèn)知通信系統(tǒng)協(xié)議棧概述
    2.2 寬帶認(rèn)知通信系統(tǒng)物理層資源
        2.2.1 時(shí)域資源
        2.2.2 頻域資源
        2.2.3 空間域資源
    2.3 寬帶認(rèn)知通信系統(tǒng)上行鏈路關(guān)鍵模塊設(shè)計(jì)
        2.3.1 比特級(jí)處理模塊
        2.3.2 符號(hào)級(jí)處理模塊
    2.4 寬帶認(rèn)知通信系統(tǒng)上行鏈路仿真分析
        2.4.1 高斯信道
        2.4.2 車載信道
    2.5 本章小結(jié)
第三章 基于DSP的寬帶認(rèn)知通信系統(tǒng)上行基帶鏈路實(shí)現(xiàn)
    3.1 德州儀器C6670型DSP結(jié)構(gòu)及性能概述
    3.2 上行鏈路總體流程及多核任務(wù)設(shè)計(jì)
        3.2.1 用戶側(cè)多核設(shè)計(jì)
        3.2.2 基站側(cè)多核設(shè)計(jì)
    3.3 上行鏈路用戶側(cè)實(shí)現(xiàn)
        3.3.1 多核處理器與協(xié)處理器任務(wù)架構(gòu)設(shè)計(jì)
        3.3.2 基于BCP的比特級(jí)處理模塊
        3.3.3 基于FFTC的符號(hào)級(jí)處理模塊
    3.4 上行鏈路基站側(cè)實(shí)現(xiàn)
        3.4.1 多核處理器與協(xié)處理器任務(wù)架構(gòu)設(shè)計(jì)
        3.4.2 基于FFTC的空口時(shí)域信號(hào)處理
        3.4.3 基于處理器核心的信道估計(jì)和均衡
        3.4.4 基于BCP和 TCP3d的解比特級(jí)處理
    3.5 上行鏈路性能測(cè)試
        3.5.1 時(shí)間復(fù)雜度和數(shù)據(jù)精度
        3.5.2 典型信道傳輸性能
    3.6 上行鏈路實(shí)現(xiàn)優(yōu)化
        3.6.1 基站側(cè)接收端多核流水線架構(gòu)優(yōu)化
        3.6.2 基站側(cè)接收端內(nèi)存優(yōu)化
    3.7 本章小結(jié)
第四章 寬帶認(rèn)知通信系統(tǒng)上行信道干擾檢測(cè)技術(shù)研究
    4.1 無線通信系統(tǒng)中常見干擾及頻域能量檢測(cè)算法
        4.1.1 常見干擾
        4.1.2 頻域能量檢測(cè)算法
    4.2 寬帶認(rèn)知通信系統(tǒng)中上行信道干擾檢測(cè)算法
        4.2.1 DMRS信號(hào)背景下的檢測(cè)統(tǒng)計(jì)特性
        4.2.2 SC-FDMA背景信號(hào)下的檢測(cè)統(tǒng)計(jì)特性
        4.2.3 上行信道干擾檢測(cè)方法
    4.3 寬帶認(rèn)知通信系統(tǒng)中上行信道干擾檢測(cè)仿真
        4.3.1 DMRS背景信號(hào)下的干擾檢測(cè)仿真
        4.3.2 SC-FDMA背景信號(hào)下的干擾檢測(cè)仿真
        4.3.3 兩種背景信號(hào)下的干擾檢測(cè)性能對(duì)比
    4.4 本章小結(jié)
第五章 寬帶認(rèn)知通信系統(tǒng)聯(lián)合測(cè)試與實(shí)現(xiàn)
    5.1 寬帶認(rèn)知通信系統(tǒng)的系統(tǒng)架構(gòu)
    5.2 上行鏈路層間通信協(xié)議設(shè)計(jì)及聯(lián)合測(cè)試
        5.2.1 MAC層和上行DSP之間的通信協(xié)議設(shè)計(jì)
        5.2.2 FPGA和上行DSP之間的通信協(xié)議設(shè)計(jì)
        5.2.3 用戶側(cè)和基站側(cè)上行DSP接口及功能聯(lián)合測(cè)試
    5.3 寬帶認(rèn)知通信系統(tǒng)整體實(shí)現(xiàn)
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 全文總結(jié)及主要貢獻(xiàn)
    6.2 對(duì)未來工作的展望
致謝
參考文獻(xiàn)
個(gè)人簡(jiǎn)歷
附錄



本文編號(hào)：2909123